熱設計技術サブコミッティ
Sub-Committee on Thermal technology and design
活動目的
当サブコミティでは、電子機器や半導体製品で近年大きな問題となってきている熱課題に対して、各社共通の課題を活動テーマとして取り上げ、より高精度な熱設計データの算出方法や考え方の提案・標準化活動を推進しています。
2013年度は、EDR-7336「半導体製品におけるパッケージ熱特性ガイドライン」の英文化が完了し、国内外に対して統一した熱特性に関する考え方を啓蒙することが出来るようになりました。また、ＥＤ−７３３７「２チップ積層型半導体パッケージの熱特性ガイドライン」の発行で、これまで定義があいまいであった積層型半導体パッケージの熱特性の表記方法を提案しています。
2014年度は、EDR-7337「２チップ積層型半導体パッケージの熱特性ガイドライン」の英文化が完了し、国内外に対してこれまで定義があいまいであった積層型半導体パッケージの熱特性の表記方法を提案しています。また、昨年度から継続して活動していました半導体パッケージの熱パラメータの概算値を予測するツールの検証が終了し公開に向けて準備中です。半導体パッケージを選択する際の目安として使用することで都度メーカーに問い合わせしていた時間が短縮できると考えています。
2015年度は、電子回路の省電力化・高効率化が進んでおり細かな電源管理が要求されることから熱設計においても過渡解析の要求があります。第一弾として過渡変動の要求が厳しいパワー半導体パッケージについての� 峅疆浪鮴詫囘�価回路モデル作成ガイドライン（仮）」を、さらに、半導体パッケージのシミュレーションモデルを作成するために必要な情報を共有するための�◆崘�解析用半導体パッケージ詳細モデル作成ガイドライン（仮）」の提案予定です。解析モデル作成に対して等価回路モデルと詳細モデルの情報の共有化が図られ効果的な熱対策方法が可能になると考えています。国際標準化活動の一環として、2014年11月のIEC東京大会においてEDR-7336のIEC規格化提案を行いました。2015年度は規格制定に向け活動を続けていきます。
- 半導体パッケージの熱特性に関する課題の整理と規格・標準化に向けた指針作成
- IEC SC47D国内委員会へ参画し、関連事項に対応
- JEDECとの関連事項への対応
参加企業
（2015年7月現在）
【登録メンバー（順不同・敬称略） ： 12社 15名 】
- 新日本無線（株）
- （株）デンソー
- （株）東芝
- 日本アイ・ビー・エム（株）
- パナソニック（株）
- メンター・グラフィック・ジャパン（株）
- 山一電機（株）
- ルネサスエレクトロニクス（株）
- ローム（株）
- （株）ＩＤＡＪ （※特別委員)
- （株）ソフトウェアレイドル （※特別委員）
- キーナスデザイン(株) （※特別委員）
活動概要
(1) 過渡熱用PKG等価回路モデル作成ガイドライン
定常解析用パッケージの等価回路モデルは一般化されているものの、過渡解析用モデルは標準化されていない。省エネルギー志向が高まる中、こまめな電源管理が行われるようになってきており、電子機器の過渡解析の必要性が高くなってきている。
半導体パッケージの過渡熱用等価回路モデル作成のガイドラインを作成することで電子機器の解析が容易になることを目的とする。（2015年12月発行予定）
(2) 半導体パッケージ熱パラメータ予測ツール
早期でのPKG選定のために、PKG熱特性に関するデータベースを構築し、熱特性データを簡易算出するシステムを構築。このたびWEB公開をいたしました。
なお本ツールは、ご利用は無償ですが、利用条件を御確認下さい。
半導体パッケージ熱パラメータ予測ツール（参考画面）
(3) 半導体製品におけるパッケージ熱特性ガイドラインのIEC規格化
2014年1月に発行した”Package thermal characteristics guideline in semiconductor products”を IECに提案し、規格化を目指す。
発行済み規格類（サブコミティ担当分）
| No. | 名称 | 発行日 | 備考 |
| EDR-7336 | 半導体製品におけるパッケージ熱特性ガイドライン | 2010.10 | |
| EDR-7336(??) | Package thermal characteristics guideline in semiconductor products | 2014.01 | |
| EDR-7337 | 2チップ積層型半導体パッケージの熱特性ガイドライン | 2013.10 | |
| EDR-7337(??) | Thermal characteristics guidelines of two chip stacked semiconductor packages | 2015.3 |
【御注意】本表は参考です。JEITA規格一覧にて、最新情報を御確認下さい。